Choose an application

• Reference Manager
• EndNote
• RefWorks (Direct export to RefWorks)

Choose an application

• Reference Manager
• EndNote
• RefWorks (Direct export to RefWorks)

Self-heating is een uitdaging voor de geschaalde transistoren. Specifiek voor multi-gate transistoren zoals finFETs en nanowires wordt verwacht dat self-heating zal verder toenemen en hierdoor een significante invloed zal hebben op de prestaties en de lange-termijn betrouwbaarheid van deze MOSFETs. Eén van de mogelijke transistorarchitecturen voor de komende technologienodes, zoals de N5 of de N3 node zijn verticaal geïntegreerde nanowire transistoren. Door hun fundamenteel verschil in integratie bieden ze enkele significante voordelen ten opzichte van klassieke, horizontaal geïntegreerde transistoren. Echter zijn de self-heating karakteristieken, meer bepaald de thermische weerstand, van deze transistoren tot op heden nog volledig onbekend. In deze thesis wordt daarom getracht de thermische weerstand van deze verticaal geïntegreerde nanowires te bepalen. Hiervoor werden metingen verricht op een nog erg experimenteel lot en dienden heel wat parasitaire en niet-ideale effecten in rekeningen genomen te worden. Toch slaagden we erin om de thermische weerstanden experimenteel te bepalen en konden we vaststellen hoe de thermische weerstand evolueert als een functie van nanowire diameter, pitch, het aantal nanowires in een MOSFET. Tevens konden we vaststellen dat het verschil in dopering geen aanleiding geeft tot significante verschillen in de thermische weerstand. In een tweede luik werd getracht de meetresultaten te verifiëren en te vergelijken met eindige-elementen simulaties. Deze geparametriseerde simulaties omvatten alle geometrieën die hierboven gemeten werden. Hiermee konden we kwalitatief onze meetresultaten bevestigen. Kwantitatief bleek er echter een aanmerkelijk verschil te zitten tussen de meetresultaten en de simulaties, wat uit een sensitiviteitsanalyse van de geometrische en thermische parameters niet opgelost kon worden. We concluderen hieruit dat eenvoudige lineaire eindige-elementen simulaties niet volstaan om verticale nanowire-structuren kwantitatief te simuleren. Tot slot wordt op basis van de opgedane kennis doorheen deze thesis raadgevingen meegegeven voor een thermisch geoptimaliseerd ontwerp van nanowire-transistoren.